Điều Khiển Logic Và PLC, Nguyễn Như Hiền, PDF, 142 trang, 1 MB
NỘI DUNG:
Những khái niệm cơ bản 1. Khái niệm về logic hai trạng thái Trong cuộc sống các sự vật và hiện tượng thường biểu diễn ở hai trạng thái đối lập, thông qua hai trạng thái đối lập rõ rệt của nó con người nhận thức được sự vật và hiện tượng một cách nhanh chóng bằng cách phân biệt hai trạng thái đó. Chẳng hạn như nói nước sạch và bẩn, giá cả đắt và rẻ, nước sôi và không sôi, học sinh học giỏi và dốt, kết quả tốt và xấu... Trong kỹ thuật, đặc biệt là kỹ thuật điện và điều khiển, thường có khái niệm về hai trạng thái: đóng và cắt như đóng điện và cắt điện, đóng máy và ngừng máy... Trong toán học, để lượng hoá hai trạng thái đối lập của sự vật và hiện tượng người ta dùng hai giá trị: 0 và 1. Giá trị 0 hàm ý đặc trưng cho một trạng thái của sự vật hoặc hiện tượng, giá trị 1 đặc trưng cho trạng thái đối lập của sự vật và hiện tượng đó. Gọi các giá trị 0 hoặc 1 đó là các giá trị logic. Các nhà bác học đã xây dựng các cơ sở toán học để tính toán các hàm và các biến chỉ lấy hai giá trị 0 và 1 này, hàm và biến đó được gọi là hàm và biến logic, cơ sở toán học để tính toán hàm và biến logic gọi là đại số logic. Đại số logic cũng có tên là đại số Boole vì lấy tên nhà toán học có công đầu trong việc xây dựng nên công cụ đại số này. Đại số logic là công cụ toán học để phân tích và tổng hợp các hệ thống thiết bị và mạch số. Nó nghiên cứu các mối quan hệ giữa các biến số trạng thái logic. Kết quả nghiên cứu thể hiện là một hàm trạng thái cũng chỉ nhận hai giá trị 0 hoặc 1 . 2. Các hàm logic cơ bản Một hàm y = f(x 1 , x 2 , ...x n ) với các biến x 1 , x 2 , x n chỉ nhận hai giá trị: 0 hoặc 1 và hàm y cũng chỉ nhận hai giá trị: 0 hoặc 1 thì gọi là hàm logic. Hàm logic một biến: y = f(x) Với biến x sẽ nhận hai giá trị: 0 hoặc 1, nên hàm y có 4 khả năng hay thường gọi là 4 hàm y o , y 1 , y 2 , y 3 các khả năng và các ký hiệu mạch rơle và điện tử của hàm một biến như trong bảng 1.1 3 4 Trong các hàm trên hai hàm y o luôn có giá trị không đổi nên ít được quan tâm, thường chỉ xét hai hàm y 1 và y 2 Hàm logic hai biến y = f (x 1 , x 2 ) Với hai biến logic x 1 , x 2 mỗi biến nhận hai giá trị 0 và 1, như vậy có 16 tổ hợp logic tạo thành 16 hàm. Các hàm này được thể hiện trên bảng 1.2 và y 3 Bảng 1.1 Bảng 1.2 5 6 ) Hàm logic n biến y = f (x 1 Với hàm logic n biến, mỗi biến nhận một trong hai giá trị 0 hoặc 1 nên với hàm logic n biến có 2n tổ hợp biến, mỗi tổ hợp biến lại nhận hai giá trị 0 hoặc 1, do vậy số hàm logic tổng là 22. Do đó, với 1 biến có 4 khả năng tạo hàm, với 2 biến có 16 khả năng tạo hàm, với 3 biến có 256 khả năng tạo hàm. Như vậy, khi số biến tăng thì số hàm có khả năng tạo thành rất lớn. Trong tất cả các hàm được tạo thành đặc biệt chú ý đến hai loại hàm là hàm tổng chuẩn và hàm tích chuẩn. Hàm tổng chuẩn là hàm chứa tổng các tích mà mỗi tích có đủ tất cả các biến của hàm. Hàm tích chuẩn là hàm chứa tích các tổng mà mỗi tổng đều Các hàm đối xứng nhau qua trục nằm giữa giữa bảng 1.2 là: y 7 , x 2, ... x n và y 8 , nghĩa là có đủ tất cả các biến của hàm. 3. Các phép tính cơ bản Người ta xây dựng ba phép tính cơ bản giữa các biến logic đó là: 1. Phép phủ định (đảo): ký hiệu bằng dấu "-" phía trên ký hiệu của biến. 2. Phép cộng (tuyển): ký hiệu bằng dấu "+". (song song). 3. Phép nhân (hội): ký hiệu bằng dấu ".". (nối tiếp). 4. Tính chất và một số hệ thức cơ bản 4.1. Các tính chất Tính chất của đại số logic được thể hiện ở bốn luật cơ bản là: luật hoán vị, luật kết hợp, luật phân phối và luật nghịch đảo. + Luật hoán vị: x 1 + x 2 = x 2 + x 1 + Luật kết hợp: x 1 + x 2 + x 3 = (x 1 + x 2 ) + x 3 = x 1 + (x 2 + x 3 ) x 1 .x 2 .x 3 = (x 1 .x 2 ).x 3 = x 1 .(x 2 .x 3 ) + Luật phân phối: (x 1 + x 2 ).x 3 = x 1 .x 3 + x 2 .x 3 x 1 + x 2 .x 3 = (x 1+ x 2 ) . (x 1+ x 3 ) Có thể minh hoạ để kiểm chứng tính đúng đắn của luật phân phối bằng cách lập bảng 1.3. Bảng 1.3 x 1 0 0 0 0 1 1 1 1 x 2 0 0 1 1 0 0 1 1 x 3 0 1 0 1 0 1 0 1 (x 1+ x 2 ) . (x 1 + x 3 ) 0 0 0 1 1 1 1 1 x 1 + x 2 .x 3 0 0 0 1 1 1 1 1 Luật phân phối được thể hiện qua sơ đồ rơle hình 1.1 : Hình 1.1. Thể hiện luật phân phối + Luật nghịch đảo: Cũng minh hoạ tính đúng đắn của luật nghịch đảo bằng cách thành lập bảng 1.4. 7 8 4.2. Các hệ thức cơ bản Một số hệ thức cơ bản thường dùng trong đại số logic được cho ở bảng 1.5. Bảng 1.5 §1.2. Các phương pháp biểu diễn hàm logic Có thể biểu diễn hàm logic theo bốn cách là: biểu diễn bằng bảng trạng thái, biểu diễn bằng phương pháp hình học, biểu diễn bằng biểu thức đại số, biểu diễn bằng bảng Karnaugh (bìa Canô). Luật nghịch đảo được thể hiện qua mạch rơle như trên hình 1.2: Luật nghịch đảo tổng quát được thể hiện bằng định lý De Morgan: Bảng 1.4 1. Phương pháp biểu diễn bằng bảng trạng thái Ở phương pháp này các giá trị của hàm được trình bày trong một bảng. Nếu hàm có n biến thì bảng có n + 1 cột (n cột cho biến và 1 cột cho hàm) và 2n hàng tương ứng với 2n tổ hợp của biến. Bảng này thường gọi là bảng trạng thái hay bảng chân lý. Ví dụ: Một hàm 3 biến y = f(x 1 , x 2 , x 3 ) với giá trị của hàm đã cho trước được biểu diễn thành bảng 1.6: Bảng 1.6 TT tổ hợp biến x 1 x 2 x 3 y 0 0 0 0 1 1 0 0 1 0 2 0 1 0 1 3 0 1 1 1 4 1 0 0 0 5 1 0 1 0 6 1 1 0 1 7 1 1 1 0 Ưu điểm của phương pháp biểu diễn bằng bảng là dễ nhìn, ít nhầm lẫn, nhược điểm là cồng kềnh, đặc biệt khi số biến lớn. 2. Phương pháp biểu diễn hình học Với phương pháp hình học hàm n biến được biểu diễn trong không gian n chiều, tổ hợp biến được biểu diễn thành một điểm trong không gian, phương pháp này rất phức tạp khi số biến lớn nên thường ít dùng. 3. Phương pháp biểu diễn bằng biểu thức đại số Người ta chứng minh được rằng, một hàm logic n biến bất kỳ bao giờ cũng có thể biểu diễn thành các hàm tổng chuẩn đầy đủ và tích chuẩn đầy đủ. Cách viết hàm dưới dạng tổng chuẩn đầy đủ - Hàm tổng chuẩn đầy đủ chỉ quan tâm đến tổ hợp biến mà hàm có giá trị bằng 1 Số lần hàm bằng 1 sẽ chính là số tích của các tổ hợp biến. - Trong mỗi tích, các biến có giá trị bằng 1 được giữ nguyên, còn các biến có giá trị bằng 0 thì được lấy giá trị đảo; nghĩa là nếu x i = 1 thì trong biểu thức tích sẽ được viết là x i , còn nếu x i =0 thì trong biểu thức tích được viết là x i . Các tích này còn gọi là các mintec và ký hiệu là m. - Hàm tổng chuẩn đầy đủ sẽ là tổng của các tích đó. Ví dụ: Với hàm ba biến ở bảng 1.6 trên, có hàm ở dạng tổng chuẩn đầy đủ là: Cách viết hàm dưới dạng tích chuẩn đầy đủ - Hàm tích chuẩn đầy đủ chỉ quan tâm đến tổ hợp biến mà hàm có giá trị bằng 0 9 Số lần hàm bằng không sẽ chính là số tổng của các tổ hợp biến. Trong mỗi tổng các biến có giá trị 0 được giữ nguyên, còn các biến có giá trị 1 được lấy đảo; nghĩa là nếu x i = 0 thì trong biểu thức tổng sẽ được viết là x i , còn nếu x i = 1 thì trong biểu thức tổng được viết bằng x i . Các tổng cơ bản còn được gọi tên là các Maxtec ký hiệu M. - Hàm tích chuẩn đầu đủ sẽ là tích của các tổng đó. Ví dụ: Với hàm ba biến ở bảng 1.6 trên, có hàm ở dạng tích chuẩn đầy đủ là: 4. Phương pháp biểu diễn bằng bỏng Karnaugh (bìa canô) Nguyên tắc xây dựng bảng Karnaugh là: - Để biểu diễn hàm logic n biến cần thành lập một bảng có 2n ô, mỗi ô tương ứng với một tổ hợp biến. Đánh số thứ tự các ô trong bảng tương ứng với thứ tự các tổ hợp biến. - Các ô cạnh nhau hoặc đối xứng nhau chỉ cho phép khác nhau về giá trị của 1 biến. - Trong các ô ghi giá trị của hàm tương ứng với giá trị tổ hợp biến. Ví dụ l: Bảng Karnaugh cho hàm ba biến ở bảng 1.6 như bảng 1.7 sau: Ví dụ 2: Bảng Karnaugh cho hàm bốn biến như bảng 1.8 sau: 10 §1.3. Các phương pháp tối thiểu hoá hàm logic Trong quá trình phân tích và tổng hợp mạch logic, phải quan tâm đến vấn đề tối thiểu hoá hàm logic. Bởi vì, cùng một giá trị hàm logic có thể có nhiều hàm khác nhau, nhiều cách biểu diễn khác nhau nhưng chỉ tồn tại một cách biểu diễn gọn nhất, tối ưu về số biến và số số hạng hay thừa số được gọi là dạng tối thiểu. Việc tối thiểu hoá hàm logic là đưa chúng từ một dạng bất kỳ về dạng tối thiểu. Tối thiểu hoá hàm logic mang ý nghĩa kinh tế và kỹ thuật lớn, đặc biệt khi tổng hợp các mạch logic phức tạp. Khi chọn được một sơ đồ tối giản sẽ có số biến (thiết bị) cũng như các kết nối (thiết bị) tối giản, giảm được chi phí vật tư cũng như giảm đáng kể xác suất hỏng hóc do số phần tử nhiều. Ví dụ: Hai sơ đồ hình 1.3a và hình 1.3b đều có chức năng như nhau, nhưng sơ đồ a số tiếp điểm cần là 3, đồng thời cần thêm 1 rơle trung gian p, trong khi đó sơ đồ b chỉ cần 2 tiếp điểm, không cần rơle trung gian. Thực chất việc tối thiểu hoá hàm logic là tìm dạng biểu diễn đại số đơn giản nhất của hàm và thường có hai nhóm phương pháp là: - Phương pháp biến đổi đại số. - Phương pháp dùng thuật toán. 1. Phương pháp tối thiểu hoá hàm logic bằng biến đổi đại số Ở phương pháp này cần dựa vào các tính chất và các hệ thức cơ bản của đại số Boole để thực hiện tối giản các hàm logic. Nhưng do tính trực quan của phương pháp nên nhiều khi kết quả đưa ra vẫn không khẳng định rõ được là đã tối thiểu hay chưa. Như vậy, đây không phải là phương pháp chặt chẽ cho quá trình tối thiểu hoá. Ví dụ: Cho hàm 2. Phương pháp tối thiểu hoá hàm logic dùng thuật toán Phương pháp dùng bảng Karnaugh Đây là phương pháp thông dụng và đơn giản nhất, nhưng chỉ tiến hành được với hệ có số biến n ≤ 6. Ở phương pháp này cần quan sát và xử lý trực tiếp trên bảng Karnaugh. 11 12 Quy tắc của phương pháp là: nếu có 2n ô có giá trị 1 nằm kề nhau hợp thành một khối vuông hay chữ nhật thì có thể thay 2n ô này bằng một ô lớn với số lượng biến giảm đi n lần. Như vậy, bản chất của phương pháp là tìm các ô kề nhau chứa giá trị 1 (các ô có giá trị hàm không xác định cũng gán cho giá trị 1) sao cho lập thành hình vuông hay chữ nhật càng lớn càng tốt. Các biến nằm trong khu vực này bị loại bỏ là các biến có giá trị biến đổi, các biến được dùng là các biến có giá trị không biến đổi (chỉ là 0 hoặc l). Quy lắc này áp dụng theo thứ tự giảm dần độ lớn các ô, sao cho cuối cùng toàn bộ các ô chứa giá trị 1 đều được bao phủ. Cũng có thể tiến hành tối thiểu theo giá trị 0 của hàm nếu số lượng của nó ít hơn nhiều so với giá trị 1, lúc bấy giờ hàm là hàm phủ định. Ví dụ: Tối thiểu hàm + Lập bảng Karnaugh được như bảng 1.9. Bảng Karnaugh có 3 biến với 6 mintec có giá trị 1. Bảng 1.9 +Tìm nhóm các ô (hình chữ nhật) chứa các ô có giá trị bằng 1, được hai nhóm, nhóm A và nhóm B. + Loại bớt các biến ở các nhóm: Nhóm A có biến z = 1 không đổi vậy nó được giữ lại còn hai biến x và y thay đổi theo từng cột do vậy mintec mới A chỉ còn biến z: A = z. Nhóm B có biến x và z thay đổi, còn biến y không đổi vậy mintec mới B chỉ còn biến y : B = y . Kết quả tối thiểu hoá là: f = a+b = z+y. Phương pháp Quine Mc. Cluskey Đây là phương pháp có tính tổng quát, cho phép tối thiểu hoá mọi hàm logic với số lượng biến lớn. a. Một số định nghĩa + Đỉnh: là một tích chứa đầy đủ các biến của hàm, nếu hàm có n biến thì đỉnh là tích của n biến. Đỉnh 1 là đỉnh mà hàm có giá trị bằng 1 . Đỉnh 0 là đỉnh mà hàm có giá trị bằng 0. Đỉnh không xác định là đỉnh mà tại đó hàm có thể lấy một trong hai giá trí 0 hoặc 1 . + Tích cực tiểu: là tích có số biến là cực tiểu để hàm có giá trị bằng 1 hoặc không xác định. + Tích quan trọng: là tích cực tiểu mà giá trị hàm chỉ duy nhất bằng 1 ở tích này. b. Tối thiểu hoá bằng phương pháp Quine Mc. Cluskey Để rõ phương pháp hãy xét ví dụ minh hoạ, tối thiểu hoá hàm f(x 1 ,x 2 ,x 3 ,x 4 ) Với Các đỉnh bằng 1 là L = 2, 3, 7, 12, 14, 15 và các đỉnh có giá trị hàm không xác định là N = 6, 13. Các bước tiến hành như sau: Bước 1: Tìm các tích cực tiểu • Lập bảng biểu diễn các giá trị hàm bằng 1 và các giá trị không xác định ứng với mã nhị phân của các biến theo thứ tự số số 1 tăng dần (bảng 1.10a. • Xếp thành từng nhóm theo số lượng chữ số 1 với thứ tự tăng dần. (bảng 1.10b có 4 nhóm: nhóm 1 có 1 số chứa 1 chữ số 1 ; nhóm 2 gồm 3 số chứa 2 chữ số 1 ; nhóm 3 gồm 3 số chứa 3 chữ số 1, nhóm 4 có 1 số chứa 4 chữ số 1). • So sánh mỗi tổ hợp thứ i với tổ hợp thứ i + 1, nếu hai tổ hợp chỉ khác nhau ở một cột thì kết hợp 2 tổ hợp đó thành một tổ hợp mới, đồng thời thay cột số khác nhau của 2 tổ hợp cũ bằng một gạch ngang (-) và đánh dấu v vào hai tổ hợp cũ (bảng 1.10c). Về cơ sở toán học, ở đây để thu gọn các tổ hợp đã dùng tính chất: • • Cứ tiếp tục c ông việc, từ bảng 1.10c chọn ra các tổ hợp chỉ khác nhau 1 chữ số 1 và có cùng vị trí gạch ngang (-) trong một cột, nghĩa là có cùng biến vừa được giản ước ở bảng 1.10c, như vậy có bảng 1.10d. Bảng 1.10 a b c d Số thập phân Cơ số 2 x 1 Số chữ số 1 Số thập phân Cơ số 2 x 2 x 3 x 4 x 1 Liên x 2 x 3 x 4 kết x 1 x 2 x 3 x 4 Liên kết x 1 x 2 x 3 x 4 2 0010 1 2 0010v 2,3 001-v 2,3,6,7 2,6,3,7 0-1- 3 0011 3 0011v 2,6 0-10v 6,7,14,15 6,14,7,15 -11- 6 * 0110 6 0110v 3,7 0-11v 12,13,14,15 11- - 12 1100 2 12 1100v 6,7 011-v 7 0111 7 0111v 6,14 -110v 13 * 1101 13 1101v 12,13 110-v 14 1110 3 14 1110v 12,14 110v 15 1111 15 1111v 7,15 -111v 4 13,15 11-1v 14,15 111-v 13 14 Quá trình tiếp tục cho đến khi không còn khả năng kết hợp nữa. Các tổ hợp tìm được ở bảng 1.10d là tổ hợp cuối cùng, các tổ hợp này không còn khả năng kết hợp nữa, đây chính là các tích cực tiểu của hàm đã cho. Theo thứ tự x 1 x 2 x 3 x 4 , các x k ở vị trí có dấu (-) được lược bỏ, các x k ở vị trí giá trị 0 được lấy nghịch đảo, các tích cực tiểu trong ví dụ được viết như sau: 0-1- (phủ các đỉnh 2, 3, 6, 7) ứng với: x 1 x 3 . -11- (phủ các đỉnh 6, 7, 14, 15) ứng với: x 2 x 3 . 1 1- - (phủ các đỉnh 12, 13, 14, 15 ) ứng với : x 1 x 2 . Bước 2: Tìm các tích quan trọng Việc tìm các tích quan trọng cũng được tiến hành theo các bước nhỏ. Gọi L i là tập các đỉnh 1 đang xét ở bước nhỏ thứ i, lúc này không quan tâm đến các đỉnh có giá trị không xác định nữa. Z i là tập các tích cực tiểu đang ở bước nhỏ thứ i. E i là tập các tích quan trọng ờ bước nhỏ thứ i. Với i = 0 mỗi cột ứng với một đỉnh thuộc L o . Đánh dấu "x" vào các ô trong bảng ứng với tích cực tiểu bảng 1.11 (tích x 1 x 3 ứng với các đỉnh 2, 3, 7; tích x 2 x 3 ứng với các đỉnh 7, 14, 5; tích x 1 x 2 ứng với các đỉnh 12, 14, 15 bảng 1.10). Bảng 1.11 Xét từng cột, cột nào chỉ có một dấu "x" thì tích cực tiểu (hàng) ứng với nó là tích quan trọng, đổi thành dấu "(x)". Vậy tập các tích quan trọng ở bước này là: • Với i = 1 Tìm L 1 từ L o như Xác định các tích quan trọng E o sau: + Lập bảng trong đó mỗi hàng ứng với một tích cực tiểu thuộc Z o bằng cách loại khỏi L o các đỉnh 1 của E o Tìm Z 1 từ Z o bằng cách loại khỏi Z o các tích trong E o từ tập L o và Z o và các tích đã nằm trong , hàng đã được chọn từ E o . Khi đã tìm được L 1 làm lại như bước i = 0 sẽ tìm được tích quan trọng E 1 . Công việc cứ tiếp tục cho đến khi L k = 0. Trong ví dụ này vì E o là 2, 3, 7; các đỉnh 1 của x 1 = (x 1 x 3 , x 1 x 2 ) mà các định 1 của x 1 x 3 , x 2 là 12, 14, 15 (bỏ qua đỉnh 6, 13 là các đỉnh không xác định); do đó L 1 = 0, quá trình kết thúc. Kết quả dạng hàm tối thiểu chính là tổng của các tích cực tiểu. Vậy hàm cực tiểu là: §1.4. Các hệ mạch logic Các phép toán và định lý của đại số Boole giúp cho thao tác các biểu thức logic. Trong kỹ thuật thực tế là cách nối cổng logic của các mạch logic với nhau (theo kết cấu đã tối giản nếu có). Để thực hiện một bài toán điều khiển phức tạp, số mạch logic sẽ phụ thuộc vào số lượng đầu vào và cách giải quyết bằng loại mạch logic nào, sử dụng các phép toán hay định lý nào. Đây là một bài toán tối ưu nhiều khi có không chỉ một lời giải. Tuỳ theo loại mạch logic mà việc giải các bài toán có những phương pháp khác nhau. Về cơ bản các mạch logic được chia làm hai loại: + Mạch logic tổ hợp. + Mạch logic trình tự. 1. Mạch logic tổ hợp Mạch logic tổ hợp là mạch mà đầu ra tại bất kỳ thời điểm nào chỉ phụ thuộc tổ hợp các trạng thái của đầu vào ở thời điểm đó. Như vậy, mạch không có phần tử nhớ. Theo quan điểm điều khiển thì mạch tổ hợp là mạch hở, hệ không có phản hồi, nghĩa là trạng thái đóng mở của các phần tử trong mạch hoàn toàn không bị ảnh hưởng bởi trạng thái tín hiệu đầu ra. Sơ đồ mạch logic tổ hợp như hình 1.4. Hình 1.4. Mạch tổ hợp Với mạch logic tổ hợp tồn tại hai loại bài toán là bài toán phân tích và bài toán tổng hợp. + Bài toán phân tích có nhiệm vụ là từ mạch tổ hợp đã có, mô tả hoạt động và viết các hàm logic của các đầu ra theo các biến đầu vào và nếu cần có thể xét tới việc tối thiểu hoá mạch. + Bài toán tổng hợp thực chất là thiết kế mạch tổ hợp. Nhiệm vụ chính là thiết kế được mạch tổ hợp thoả mãn yêu cầu kỹ thuật nhưng mạch phải tối giản. Bài toán tổng , và Z 1 15 hợp là bài toán phức tạp, vì ngoài các yêu cầu về chức năng logic, việc tổng hợp mạch còn phụ thuộc vào việc sử dụng các phần tử, chẳng hạn như phần tử là các loại: rơle - công tắc tơ, loại phần tử khí nén hay loại phần tử là bán dẫn, vi mạch... Với mỗi loại phần tử logic được sử dụng thì ngoài nguyên lý chung về mạch logic còn đòi hỏi phải bổ sung những nguyên tắc riêng lúc tổng hợp và thiết kế hệ thống. Ví dụ: Mạch logic tổ hợp như hình 1.5. 2. Mạch logic trình tự Mạch trình tự hay còn gọi là mạch dãy (sequential circuits) là mạch trong đó trạng thái của tín hiệu ra không những phụ thuộc tín hiệu vào mà còn phụ thuộc cả trình tự tác động của tín hiệu vào, nghĩa là mạch có nhớ các trạng thái. Như vậy, về mặt thiết bị thì ở mạch trình tự không những chỉ có các phần tử đóng mở mà còn có cả các phần tử nhớ. Sơ đồ nguyên lý mạch logic trình tự như hình 1.6. Xét mạch logic trình tự như hình 1.7. Xét hoạt động của mạch khi thay đổi trạng thái đóng mở của x 1 và x 2 . Biểu đổ hình 1.7b mô tả hoạt động của mạch, trong biểu đồ các nét đậm biểu hiện tín hiệu có giá trị 1, còn nét mảnh biểu hiện tín hiệu có giá trị 0. Hình 1.7. Sơ đồ mạch trình tự Từ biểu đồ hình l.7b thấy, trạng thái z = 1 chỉ đạt được khi thao tác theo trình tự x 1 = 1, tiếp theo x 2 = 1. Nếu cho x 2 = 1 trước, sau đó cho x 1 = 1 thì cả y và z đều không thể bằng 1 . Để mô tả mạch trình tự có thể dùng bảng chuyển trạng thái, dùng đồ hình trạng thái Mealy, đồ hình trạng thái Moore hoặc dùng phương pháp lưu đồ. Trong đó phương pháp lưu đồ có dạng trực quan hơn. Từ lưu đồ thuật toán dễ dàng chuyển sang dạng đồ hình trạng thái Mealy hoặc đồ hình trạng thái Moore, và từ đó có thể thiết kế 16 được mạch trình tự. Với mạch logic trình tự cũng có bài toán phân tích và bài toán tổng hợp. §1.5. Grafcet - để mô tả mạch trình tự trong công nghiệp 1. Hoạt động của thiết bị công nghiệp theo logic trình tự Trong dây chuyền sản xuất công nghiệp, các thiết bị máy móc thường hoạt động theo một trình tụ logic chặt chẽ nhằm đảm bảo chất lượng sản phẩm và an toàn cho người và thiết bị. Một quá trình công nghệ nào đó cũng có thể có ba hình thức điều khiển hoạt động sau: + Điều khiển hoàn toàn tự động, lúc này chỉ cần sự chỉ huy chung của nhân viên vận hành hệ thống. + Điều khiển bán tự động, quá trình làm việc có liên quan trực tiếp đến các thao tác liên tục của con người giữa các chuỗi hoạt động tự động. + Điều khiển bằng tay, tất cả hoạt động của hệ đều do con người thao tác. Trong quá trình làm việc để đảm bảo an toàn, tin cậy và linh hoạt, hệ điều khiển cần có sự chuyển đổi dễ dàng từ điều khiển bằng tay sang tự động và ngược lại, vì như vậy hệ điều khiển mới đáp ứng đúng các yêu cầu thực tế. Trong quá trình làm việc sự không bình thường trong hoạt động của dây chuyền có rất nhiều loại, khi thiết kế phải cố gắng mô tả chúng một cách đầy đủ nhất. Trong số các hoạt động không bình thường của chương trình điều khiển một dây chuyền tự động, người ta thường phân biệt ra các loại sau: + Hư hỏng một bộ phận trong cấu trúc điều khiển, lúc này cần phải xử lý riêng phần chương trình có chỗ hư hỏng, đồng thời phải lưu tâm cho dây chuyền hoạt động lúc có hư hỏng và sẵn sàng chấp nhận lại diều khiển khi hư hỏng được sửa chữa xong. + Hư hỏng trong cấu trúc trình tự điều khiển. + Hư hỏng bộ phận chấp hành (như hư hỏng thiết bị chấp hành, hư hỏng cảm biến, hư hỏng các bộ phận thao tác...). Khi thiết kế hệ thống phải tính đến các phương thức làm việc khác nhau để đảm bảo an toàn và xử lý kịp thời các hư hỏng trong hệ thống, phải luôn có phương án can thiệp trực tiếp của người vận hành đến việc dừng máy khẩn cấp, xử lý tắc nghẽn vật liệu và các hiện tượng nguy hiểm khác. Grafcel là công cụ rất hữu ích để thiết kế và thực hiện đầy đủ các yêu cầu của hệ tự động cho các quá trình công nghệ kể trên. 2. Định nghĩa Grafcet Grafcet là từ viết tắt của tiếng Pháp "Graphe fonctionnel de commande étape transition" (chuỗi chức năng điều khiển giai đoạn - chuyển tiếp), do hai cơ quan AFCET (Liên hợp Pháp về tin học, kinh tế và kỹ thuật) và ADEPA (tổ chức nhà nước về phát triển nền sản xuất tự động hoá) hợp tác soạn thảo tháng 11/1982 được đăng ký 17 ở tổ chức tiêu chuẩn hoá Pháp. Như vậy, mạng grafcet đã được tiêu chuẩn hoá và được công nhận là một ngôn ngữ thích hợp cho việc mô tả hoạt động dãy của quá trình tự động hoá trong sản xuất. Mạng grafcet là một đồ hình chức năng cho phép mô tả các trạng thái làm việc của hệ thống và biểu diễn quá trình điều khiển với các trạng thái và sự chuyển đổi từ trạng thái này sang trạng thái khác, đó là một đồ hình định hướng được xác định bởi các phần tử là: tập các trạng thái, tập các điều kiện chuyển trạng thái. Mạng grafcet mô tả thành chuỗi các giai đoạn trong chu trình sản xuất. Mạng grafcet cho một quá trình sản xuất luôn luôn là một đồ hình khép kín từ trạng thái đầu đến trạng thái cuối và từ trạng thái cuối về trạng thái đầu. 3. Một số ký hiệu trong grafcet - Một trạng thái (giai đoạn) được biểu diễn bằng một hình vuông có đánh số thứ tự chỉ trạng thái. Gắn liền với biểu tượng trạng thái là một hình chữ nhật bên cạnh, trong hình chữ nhật này có ghi các tác động của trạng thái đó hình l.8a và b. Một trạng thái có thể tương ứng với một hoặc nhiều hành động của quá trình sản xuất Trạng thái khởi động được thể hiện bằng 2 hình vuông lồng vào nhau, thứ tự thường là 1 hình l.8c. - Trạng thái hoạt động (tích cực) có thêm dấu ở trong hình vuông trạng thái hình l.8d. Hình 1.8. Các trạng thái trong grafcet - Việc chuyển tiếp từ trạng thái này sang trạng thái khác chỉ có thể được thực hiện khi các điều kiện chuyển tiếp được thoả mãn. Chẳng hạn, việc chuyển tiếp giữa các trạng thái 3 và 4 hình 1.9a được thực hiện khi tác động lên biến b, còn chuyển tiếp giữa trạng thái 5 và 6 được thực hiện ở sườn tăng của biến c hình 1.9b, ở hình l.9c là tác động ở sườn giảm của biến d. Chuyển tiếp giữa trạng thái 9 và 10 hình 1.9d sẽ xảy ra sau 2s kể từ khi có tác động cuối cùng của trạng thái 9 được thực hiện. 18 - Ký hiệu phân nhánh như hình 1.10, ở sơ đồ phân nhánh lại tồn tại hai loại là sơ đồ rẽ nhánh và sơ đồ song song. Sơ đồ rẽ nhánh là phần sơ đồ có hai điều kiện liên hệ giữa ba trạng thái như hình 1.1a và b . Sơ đồ song song là sơ đồ chỉ có một điều kiện liên hệ giữa 3 trạng thái như hình 1.10c và d . Ở hình 1.10a, khi trạng thái 1 đang hoạt động, nếu chuyển tiếp t 12 thoả mãn thì trạng thái 2 hoạt động; nếu chuyển tiếp t 13 thoả mãn thì trạng thái 3 hoạt động. Ở hình 1.10b nếu trạng thái 7 đang hoạt động và có t 79 thì trạng thái 9 hoạt động, nếu trạng thái 8 đang hoạt động và có t 89 thì trạng thái 9 hoạt động. Ở hình 1.10c nếu trạng thái 1 đang hoạt động và có t 123 thì trạng thái 2 và 3 đồng thời hoạt động. Ở hình 1.10d nếu trạng thái 7 và 8 đang cùng hoạt động và có t 789 thì trạng thái 9 hoạt động 19 20 Hình 1.11. Ký hiệu bước nhảy Hình 1.11a biểu diễn grafcet cho phép thực hiện bước nhảy, khi trạng thái 2 đang hoạt động nếu có điều kiện a thì quá trình sẽ chuyển hoạt động từ trạng thái 2 sang trạng thái 5 bỏ qua các trạng thái trung gian 3 và 4, nếu điều kiện a không được thoả mãn thì quá trình chuyển tiếp theo trình tự 2, 3, 4, 5. Hình 1.11b khi trạng thái 8 đang hoạt động nếu thoả mãn điều kiện f thì quá trình Ký hiệu bước nhảy như hình 1.11 . chuyển sang trạng thái 9, nếu không thoả mãn điều kiện 8 thì quá trình quay lại trạng thái 7. 4. Cách xây dựng mạng grafcet Để xây dựng mạng grafcet cho một quá trình nào đó thì trước tiên phải mô tả mọi hành vi tự động bao gồm các giai đoạn và các điều kiện chuyển tiếp, sau đó lựa chọn các dẫn động và các cảm biến rồi mô tả chúng bằng các ký hiệu, sau đó kết nối chúng lại theo cách mô tả của grafcet. Ví dụ : Để kẹp chặt chi tiết c và khoan trên đó một lỗ hình 1.12 thì trước tiên người điều khiển ấn nút khởi động d để khởi động chu trình công nghệ tự động, quá trình bắt đầu từ giai đoạn 1 : Hình 1.12. Sơ đồ quy trình khoan + Giai đoạn 1: S 1 Píttông A chuyển động theo chiều A+ để kẹp chặt chi tiết c. Khi lực kẹp đạt yêu cầu được xác định bởi cảm biến áp suất a 1 thì chuyển sang giai đoạn 2. + Giai đoạn 2: S 2 đầu khoan B đi xuống theo chiều B+ và mũi khoan quay theo chiều R, khi khoan đủ sâu, xác định bằng nút b 1 thì kết thúc giai đoạn 2, chuyển sang giai đoạn 3. + Giai đoạn 3: S 3 mũi khoan đi lên theo chiều B- và ngừng quay. Khi mũi khoan lên đủ cao, xác định bằng b o thì khoan dừng và chuyển sang giai đoạn 4. + Giai đoạn 4: S 4 Píttông A trở về theo chiều A- nới lỏng chi tiết, vị trí trở về được xác định bởi a o khi đó muông ngừng chuyển động, kết thúc một chu kỳ gia công. Sơ đồ grafcet như hình 1.13 . 5. Phân tích mạng grafcet 5.1. Quy tắc vượt qua, chuyển tiếp - Một trạng thái trước chỉ chuyển tiếp sang trạng thái sau khi nó đang hoạt động (tích cực) và có đủ điều kiện chuyển tiếp. - Khi quá trình đã chuyển tiếp sang trạng thái sau thì giai đoạn sau hoạt động (tích cực) và sẽ khử bỏ hoạt động của trạng thái trước đó (giai đoạn trước hết tích cực) 21 22 Với các điều kiện hoạt động như trên thì có nhiều khi sơ đồ không hoạt động được hoặc hoạt động không tốt. Người ta gọi: + Sơ đồ không hoạt động được là sơ đồ có nhánh chết. (Sơ đồ có nhánh chết có thể vẫn hoạt động nếu như không đi vào nhánh chết). + Sơ đồ không sạch là sơ đồ mà tại một vị trí nào đó được phát lệnh hai lần. Ví dụ 1 : Sơ đồ hình 1.14 là sơ đồ có nhánh chết. Sơ đồ này không thể làm việc được do S 2 và S 4 không thể cùng tích cực vì giả sử hệ đang ở trạng thái ban đầu S o nếu có điều kiện 3 thì S o đã hết tích cực và chuyển sang S 3 tích cực. Sau đó nếu có điều kiện 4 thì S 3 hết tích cực và S 4 tích cực. Nếu lúc này có điều kiện 1 thì S 1 cũng không thể tích cực được vì S o đã hết tích cực. Do đó không bao giờ S 2 tích cực được nữa, mà để S 5 tích cực thì phải có S 2 và S 4 cùng tích cực kèm điều kiện 5 như vậy hệ sẽ nằm im ở vị trí S 4 Muốn sơ đồ trên làm việc được phải chuyển mạch rẽ nhánh thành mạch song song. Ví dụ 2: Sơ đồ hình 1.15 là sơ đồ không sạch. Giả sử mạng đang ở trạng thái ban đầu nếu có điều kiện 1 thì sẽ chuyển trạng thái cho cả S 1 và S 3 tích cực, nếu có điều kiện 3 rồi 4 thì sẽ chuyển cho S 5 tích cực, khi chưa có điều kiện 6 mà lại có điều kiện 2 rồi 5 trước thì S 5 lại chuyển tích cực lần nữa. Tức là có hai lần lệnh cho S 5 tích cực, vậy là sơ đồ không sạch. Ví dụ 3: Sơ đồ hình 1.16 là sơ đồ sạch. Ở sơ đồ này nếu đã có S 3 tích cực (diều kiện 3) thì nếu có điều kiện 1 cũng không có nghĩa vì S o đã hết tích cực. Như vậy, mạch đã rẽ sang nhánh 2, nếu lần lượt có các điều kiện 4 và 6 thì S 5 sẽ tích cực sau đó nếu có điều kiện 7 thì hệ lại trở về trạng thái ban đầu. 5.2. Phân tích mạng grafcet Như phân tích ở trên thì nhiều khi mạng grafcet không hoạt động được hoặc hoạt động không tốt. Nhưng đối với các mạng không hoạt động được hoặc hoạt động không tốt vẫn có thể làm việc được nếu như không đi vào nhánh chết. Trong thực tế sản xuất một hệ thống có thể đang hoạt động rất tốt, nhưng nếu vì lý do nào đó mà hệ thống phải thay đổi chế độ làm việc (do sự cố từng phần hoặc do thay đổi công nghệ...) thì có thể hệ thống sẽ không hoạt động được nếu đó là nhánh chết. Với cách phân tích sơ đồ như trên thì khó đánh giá được các mạng có độ phức - tạp lớn. Do đó, phải xét một cách phân tích mạng grafcet là dùng phương pháp giản đồ điểm. Để thành lập giản đồ điểm cần đi theo các bước sau: + Vẽ một ô đầu tiên cho giản đồ điểm, ghi số 0. Xuất phát từ giai đoạn đầu trên grafcet được coi là đang tích cực, giai đoạn này đang có dấu ".", khi có một điều kiện được thực hiện, sẽ có các giai đoạn mới được tích cực thì: - Đánh dấu "." vào các giai đoạn vừa được tích cực trên grafcet, 23 24 - Xoá dấu "." Ở giai đoạn hết tích cực trên grafcet, - Tạo một ô mới trên giản đồ điểm sau điều kiện vừa thực hiện, - Ghi hết các giai đoạn tích cực của hệ (có dấu ".") vào ô mới vừa tạo. + Từ các ô đã thành lập khi một điều kiện nào đó lại được thực hiện thì các giai đoạn tích cực lại được chuyển đổi, lại lặp lại bốn bước nhỏ trên. + Quá trình cứ như vậy tiếp tục, có thể vẽ hoàn thiện được giản đồ điểm (sơ đồ tạo thành mạch liên tục, sau khi kết thúc lại trở về điểm xuất phát) hoặc không vẽ hoàn thiện được. Nhìn vào giản đồ điểm sẽ có các kết luận sau: - Nếu trong quá trình vẽ đến giai đoạn nào đó không thể vẽ tiếp được nữa (không hoàn thiện sơ đồ) thì sơ đồ đó là sơ đồ có nhánh chết, ví dụ 2. - Nếu vẽ được hết mà ở vị trí nào đó có các điểm làm việc cùng tên thì là sơ đồ không sạch ví dụ 3. - Nếu vẽ được hết và không có vị trí nào có các điểm làm việc cùng tên thì là sơ đồ làm việc tốt, sơ đồ sạch ví dụ 1 . Ví dụ 1 : Vẽ giản đồ điểm cho sơ đồ sạch hình 1.17a. Ở thời điểm đầu hệ đang ở giai đoạn S o (có dấu "."), khi điều kiện 1 được thực hiện thì cả S l và S 3 cùng chuyển sang tích cực, đánh dấu "." vào S l và S 3 xoá dấu "." ở S o . Vậy, sau điều kiện 1 tạo ô mới và trong ô này cần ghi hai trạng thái tích cực là 1,3. Nếu các điều kiện khác không diễn ra thì mạch vẫn ở trạng thái 1 và 3. Khi hệ đang ở 1,3 nếu điều kiện 4 được thực hiện thì giai đoạn 4 tích cực (thêm dấu "."), giai đoạn 3 hết tích cực (mất dấu "."). Vậy sau điều kiện 4 tạo ô mới (nối với ô 1,3), ô này ghi hai trạng thái tích cực còn lại trên grafcet là 1, 4. Hình 1.17. Giản đồ điểm sơ đồ sạch Khi hệ đang ở 1,3 nếu điều kiện 2 được thực hiện thì giai đoạn 2 tích cực (thêm dấu "."), giai đoạn 1 hết tích cực (mất dấu "."). Vậy sau điều kiện 2 tạo ô mới (nối với ô l,3), ô này ghi hai trạng thái tích cực còn lại trên grafcet là 2,3. Khi hệ đang ở 1,4 hoặc 2,3 nếu có điều kiện 5 thì quá trình vẫn không chuyển tiếp vì để chuyển giai đoạn 5 phải có S 2 và S 4 Cùng tích cực kết hợp điều kiện 5. Khi hệ đang ở 1,4 nếu điều kiện 2 được thực hiện thì giai đoạn 2 tích cực (thêm dấu "."), giai đoạn 1 hết tích cực (mất dấu "."). Vậy sau điều kiện 2 tạo ô mới (nối với ô l,4), ô này ghi hai trạng thái tích cực còn lại trên grafcet là 2,4. Khi hệ đang ở 2,3 nếu điều kiện 4 được thực hiện thì giai đoạn 4 tích cực (thêm dấu "."), giai đoạn 3 hết tích cực (mất dấu "."). Vậy sau điều kiện 4 tạo ô mới (nối với ô 2,3), ô này ghi hai trạng thái tích cực còn lại trên grafcet là 2,4. Khi hệ đang ở 2,4 nếu điều kiện 5 được thực hiện thì giai đoạn 5 tích cực (thêm dấu "."), giai đoạn 2 và 4 hết tích cực (mất dấu "."). Vậy sau điều kiện 5 tạo ô mới (nối với ô 2,4), ô này ghi trạng thái tích cực còn lại trên grafcet là 5. Khi hệ đang ở 5 nếu điều kiện 6 được thực hiện thì giai đoạn 0 tích cực (thêm dấu "."), giai đoạn 5 hết tích cực (mất dấu "."), hệ trở về trạng thái ban đầu. Từ giản đồ điểm, thấy không có ô nào có 2 điểm làm việc cùng tên và vẽ được cả sơ đồ, vậy đó là sơ đồ sạch. Ví dụ 2 : Vẽ giản đồ điểm cho sơ đồ có nhánh chết hình 1.14 Giản đồ điểm như hình 1.18. Trong trường hợp này không thể vẽ tiếp được nữa vì để S 5 tích cực phải có cả S 2 và S 4 cùng tích cực cùng điều kiện 5, nhưng không có ô nào có 2, 4. Ví dụ 3: Vẽ giản đồ điểm cho sơ đồ không sạch hình 1.5. Cách tiến hành vẽ giản đồ điểm như trên, giản đổ điểm như hình 1.19. Từ giản đồ 25 điểm nhận thấy có nhiều ô có 2 điểm làm việc trùng nhau (cùng tên), vậy đó là sơ đồ không sạch. Ở giản đồ điểm hình 1.19 có thể tiếp tục vẽ giản đồ sẽ mở rộng. 26 CHƯƠNG 2: MỘT SỐ ỨNG DỤNG MẠCH LOGIC TRONG ĐIỀU KHIỂN §2.l. Các thiết bị điều khiển 1. Các nguyên tắc điều khiển Quá trình làm việc của động cơ điện để truyền động một máy sản xuất thường gồm các giai đoạn: khởi động, làm việc và điều chỉnh tốc độ, dừng và có thể có cả giai đoạn đảo chiều. Xét động cơ là một thiết bị động lực, quá trình làm việc và đặc biệt là quá trình khởi động, hãm thường có dòng điện lớn, tự thân động cơ điện vừa là thiết bị chấp hành nhưng cũng vừa là đối tượng điều khiển phức tạp. Về nguyên lý khống chế truyền động điện, để khởi động và hãm động cơ với dòng điện được hạn chế trong giới hạn cho phép, thường dùng ba nguyên tắc khống chế tự động sau: - Nguyên tắc thời gian: Việc đóng cắt để thay đổi tốc độ động cơ dựa theo nguyên tắc thời gian, nghĩa là sau những khoảng thời gian xác định sẽ có tín hiệu điều khiển để thay đồi tốc độ động cơ. Phần tử cảm biến và khống chế cơ bản ở đây là rơle thời gian. - Nguyên tắc tốc độ: Việc đóng cắt để thay đổi tốc độ động cơ dựa vào nguyên lý xác định tốc độ tức thời của động cơ. Phần tử cảm biến và khống chế cơ bản ở đây là rơle tốc độ. - Nguyên tắc dòng điện: Biết tốc độ động cơ do mô men động cơ xác định, mà mô men lại phụ thuộc vào dòng điện chạy qua động cơ, do vậy có thể đo dòng điện để khống chế quá trình thay đổi tốc độ động cơ điện. Phần tử cảm biến và khống chế cơ bản ở đây là rơle dòng điện. Mỗi nguyên tắc điều khiển đều có ưu nhược điểm riêng, tùy từng trường hợp cụ thể mà chọn các phương pháp cho phù hợp. 2. Các thiết bị điều khiển Để điều khiển sự làm việc của các thiết bị cần phải có các thiết bị điều khiển. Để đóng cắt không thường xuyên thường dùng áptômát. Trong áptômát hệ thống tiếp điểm có bộ phân dập hổ quang và các bộ phân tự động cắt mạch để bảo vệ quá tải và ngắn mạch. Bộ phận cắt mạch điện bằng tác động điện từ theo kiểu dòng điện cực đại. Khi dòng điện vượt quá trị số cho phép chúng sẽ cắt mạch điện để bảo vệ ngắn mạch, ngoài ra còn có rơle nhiệt bảo vệ quá tải. Phần tử cơ bản của rơle nhiệt là bản lưỡng kim gồm hai miếng kim loại có độ dãn nở nhiệt khác nhau dán lại với nhau. Khi bản lưỡng kim khi bị đất nóng (thường là bằng dòng điện cần bảo vệ) sẽ bị biến dạng (cong), độ biến dạng tới ngưỡng thì sẽ tác động vào các bộ phận khác để cắt mạch điện. Các rơle điện từ, công tắc tơ tác dụng nhờ lực hút điện từ. Cấu tạo của rơle điện 27 từ thường gồm các bộ phân chính sau: cuộn hút; mạch từ tĩnh làm bằng vật liệu sắt từ; phần động còn gọi là phần ứng và hệ thống các tiếp điểm. Mạch từ của rơle có dòng điện một chiều chạy qua làm bằng thép khối, còn mạch từ của rơle dòng điện xoay chiều làm bằng lá thép kỹ thuật điện. Để chống rung vì lực hút của nam châm điện có dạng xung trên mặt cực người ta đặt vòng ngắn mạch. Sức điện động cảm ứng trong vòng ngắn mạch sẽ tạo ra dòng điện và làm cho từ thông qua vòng ngắn mạch lệch pha với từ thông chính, nhờ đó lực hút phần ứng không bị gián đoạn, các tiếp điểm luôn được tiếp xúc tết. Tuỳ theo nguyên lý tác động người ta chế tạo nhiều loại thiết bị điều khiển khác nhau như rơle dòng điện, rơle điện áp, rơle thời gian.... Hệ thống tiếp điểm của các thiết bị điều khiển có cấu tạo khác nhau và thường mạ bạc hay thiếc để đảm bảo tiếp xúc tết. Các thiết bị đóng cắt mạch động lực có dòng điện lớn, hệ thống tiếp điểm chính có bộ phận dập hồ quang, ngoài ra còn có các tiếp điểm phụ để đóng cắt cho mạch điều khiển. Tuỳ theo trạng thái tiếp điểm người ta chia ra các loại tiếp điểm khác nhau. Một số ký hiệu thường gặp như bảng 2.1. §2.2. Các sơ đồ khống chế độn...
XEM VÀ TẢI VỀ:
[linkxem]https://drive.google.com/file/d/1vsd0nfvEEa95mXPlIh1uv52lIdzbA0Xu/preview[/linkxem][linktai]https://drive.google.com/file/d/1vsd0nfvEEa95mXPlIh1uv52lIdzbA0Xu/view[/linktai]
